PCB Layout Tipps und Tricks: So optimieren Sie Ihre Entkopplung Verbindung

SOLIDWORKS Tipps & Tricks: Performance optimieren (Dezember 2018).

Anonim

PCB Layout Tipps und Tricks: So optimieren Sie Ihre Entkopplung Verbindung


Dieser Artikel untersucht die etwas komplizierte Frage, wie man einen Entkopplungskondensator genau mit einem Stromstift verbindet.

Zugehörige Informationen

  • Sauberer Strom für jeden IC: Verständnis von Bypass-Kondensatoren
  • Sauberer Strom für jeden IC: Auswahl und Verwendung Ihrer Bypass-Kondensatoren

Einige Aspekte des Leiterplattenlayouts ändern sich nicht sehr, wenn Sie von Niedrigfrequenzdesigns zu Hochfrequenzdesigns wechseln. Vorteilhafte Platzierung von Komponenten, Techniken zum Ableiten von Wärme von Komponenten mit hoher Leistung, Anpassen der Leiterbahnbreite an stromführende Anforderungen, Feinabstimmung einer Schablone für korrektes Reflow-Löten - diese Teile des Layout-Prozesses sind mehr oder weniger die gleichen wie die Signale der Platine sind im 1-5 MHz Bereich oder im 20-50 MHz Bereich.

Hochfrequenzentkopplung

Eine Sache, die jedoch besondere Beachtung verdient, ist die Entkopplung. Die grundlegenden Konzepte ändern sich nicht, wenn Sie von niedrigen Frequenzen zu hohen Frequenzen wechseln, aber die Implementierung könnte einige Verbesserungen erfordern, einfach weil niederfrequente Designs oft voll funktionsfähig sind, wenn die Umleitung nicht optimal oder sogar geradezu mittelmäßig ist. Mit anderen Worten, Niederfrequenzschaltungen sind in Bezug auf Entkopplungstechniken ziemlich nachsichtig, und folglich könnten wir Entwurfsgewohnheiten entwickeln, die für Hochfrequenzsysteme wirklich nicht geeignet sind.

Das Problem ist folgendes: Im Zusammenhang mit digitalen Schaltungen speichern Entkopplungskappen Ladung und liefern diese Ladung an ICs, um die durch Halbleiterschaltvorgänge erzeugten transienten Störungen zu kompensieren. Bei niedrigen Betriebsfrequenzen hat der Kondensator genügend Zeit, sich zu entladen und dann wieder aufzuladen, bevor der IC einen weiteren Stromstoß benötigt. Wenn die Frequenz zunimmt, muss der Platinenentwickler jedoch versuchen, den parasitären Widerstand und die Induktivität zu reduzieren, die die Kapazität der Kappe, die erforderliche Ladung zu liefern, behindern.

Die typische Empfehlung zur Entkopplung lautet etwa so: "Verwenden Sie einen 0, 1 μF Keramikkondensator, der so nahe wie möglich am Stromanschluss platziert ist." Beispielsweise:

Dieser Ratschlag ist ein guter Ausgangspunkt und eignet sich für das Niederfrequenzdesign, obwohl er zu sehr vereinfacht wird, wenn Sie sich mit den komplexen Aspekten der Hochgeschwindigkeitsumleitung vertraut machen. In diesem Artikel gehen wir auf ein spezielles Problem ein, das für Hochgeschwindigkeits-Entkopplungstechniken relevant ist, und wir werden die Diskussion in einem anderen Artikel fortsetzen.

Trace oder Via "" src = "// www.allaboutcircuits.com/uploads/articles/techA_DeCap1_2.jpg" />

Sie können seine ausführliche Erklärung im High-Speed ​​Digital Design Online-Newsletter lesen. Meine Lieblingsaussage war folgende: Im Kontext des digitalen Hochgeschwindigkeitsdesigns "plaziert" jede nichttriviale Länge der Leiterbahn in Serie mit einem Stromanschluss "das Rauschen der Stromversorgung radikal" und "sollte wie die Pest vermieden werden". Ich finde das interessant, weil es etwas kontraintuitiv ist - die Spur scheint nur "direkter" zu sein, als die Pins durch Vias zu verbinden.

Die Suche nach Unterer Induktivität

Dieses Problem ist ziemlich nuanciert, wenn man sich in die Details vertieft, aber ein wesentlicher Teil der Diskussion läuft auf die Induktivität hinaus, die für Konstrukteure von digitalen Hochfrequenzsystemen ein Unruhestifter ist. Durch die Verwendung einer Durchkontaktierung sowohl für den Kondensator als auch für den Leistungsstift ist der Leiter, der die beiden Stifte verbindet, die Stromversorgungsebene, die natürlich weit weniger Induktivität als eine typische Spur aufweist.

Sie fragen sich vielleicht: "Was ist mit der Induktivität der Vias?" Hat eine kurze Spur wirklich deutlich mehr Induktivität als zwei Durchkontaktierungen?

Diese App-Anmerkung (Seite 4) von TI gibt die folgende Gleichung zur Berechnung der Induktivität eines Vias:

$$ L (nH) = \ frac {h} {5} \ links (1+ \ ln \ links (\ frac {4h} {d} \ rechts) \ right) $$

Dabei ist h die Höhe in mm und d ist der Durchmesser in mm. Nehmen wir an, wir verwenden einen 10 mil (= 0, 254 mm) Bohrer für die Vias und wir haben die Standarddicke von 63 mil (= 1, 6 mm). Dies entspricht einer Durchkontaktinduktivität von 1, 3 nH. Somit würden uns zwei Durchkontaktierungen weniger als 3 nH ergeben, verglichen mit etwa 3, 5 nH für eine Halbzoll-PCB-Spur. Eine Reduzierung von 0, 5 nH ist nicht besonders beeindruckend, aber dies ist eine sehr konservative Schätzung, da der Strom von der Stromversorgungsebene und nicht von der Unterseite der Leiterplatte kommt. Mit anderen Worten, es muss nicht durch die gesamte Induktivität der Durchkontaktierung geleitet werden.

Nehmen wir an, die Leistungsebene befindet sich auf der Schicht neben dem IC, und die Prepreg-Dicke beträgt etwa 10 mils (= 0, 254 mm).

Kupferschichtabstand für eine typische 63-mm-dicke Leiterplatte. Basierend auf Informationen, die von Advanced Circuits veröffentlicht wurden.

Jetzt ist die berechnete Induktivität nur 0, 12 nH, und wir können sehen, dass das Paar von Durchkontaktierungen eine Leistung bereitstellen kann, die derjenigen der Kurve weit überlegen ist.

Fazit

Wir haben eine wichtige Technik zur Herstellung einer Hochleistungsverbindung zwischen einem Entkopplungskondensator und einem Hochgeschwindigkeits-Digital-IC, der sich auf derselben PCB-Schicht befindet, diskutiert. Wir werden im nächsten Artikel weitere Entkopplungsdetails besprechen.