Pentek stellt das Jade Architecture-Modul vor, das sich ideal für digitale RF-Speicheranwendungen und mehr eignet

JFK Assassination Conspiracy Theories: John F. Kennedy Facts, Photos, Timeline, Books, Articles (Juli 2019).

$config[ads_text] not found
Anonim


Pentek, Inc. stellte das neueste Mitglied der Jade ™ -Familie von Datenkonverter-XMC-Modulen vor. Das Modell 71821 ist ein Dreikanal-, 200 MHz, 16-Bit-A / D, mit Multiband-Digital-Down-Konverter (DDCs) und einem digitalen Hochkonverter (DUC) auf zwei 800 MHz 16-Bit-D / A, XMC-Modul auf der Grundlage Xilinx Kintex Ultrascale FPGA und kann in vielen Hochleistungsanwendungen verwendet werden.
Das Modell 71821 ist ideal für Ingenieure, die eine DRFM-Anwendung (Digital RF Memory) entwickeln, bei der Mehrkanaleingänge ein eingehendes HF-Eingangssignal bei Bandbreiten von bis zu 80 MHz digitalisieren und dann eine verarbeitete Version dieses HF-Signals als Analogausgang mit sehr erzeugen können geringe und deterministische Latenz
Bei DRFM-Radaranwendungen wird ein eingehender Radarimpuls digitalisiert und zum FPGA gesendet, der eine Reihe von DSP-Algorithmen anwenden kann, bevor das modifizierte Signal an den D / A zur Rückübertragung an das Radar gesendet wird, um einen reflektierten Impuls zu simulieren. Diese Algorithmen sollen das Radar abhängig von den Missionszielen verwirren, täuschen oder deaktivieren. Da das sendende Radar eine kohärente Darstellung des ursprünglichen Signals ist, kann es es nicht von anderen legitimen Signalen unterscheiden, die es empfängt und als Ziele verarbeitet. Wenn das Signal im Speicher gespeichert wird, kann es verwendet werden, um falsche Entfernungsziele sowohl hinter (reaktives Stören) als auch vor (vorhersehendes Stören) des Ziels, das zum Schutz vorgesehen ist, zu erzeugen. Geringe Frequenzänderungen simulieren Dopplerverschiebungen, um eine falsche Zielgeschwindigkeit zu erzeugen. DRFM kann auch verwendet werden, um verzerrte Phasenfronten zu erzeugen, was wesentlich ist, um Monopulsradar-Winkelmeßtechniken entgegenzuwirken.
"Unsere Militär-, Verteidigungs- und Luftfahrtkunden können jetzt die Vorteile der Jade-Architektur und unserer Navigator Design Suite nutzen", sagte Bob Sgandurra, Leiter des Produktmanagements von Pentek. "Der Zugriff auf über 90 Pentek IP-Module mit Industriestandard-AXI4-Schnittstellen reduziert Entwicklungskosten und -zeit durch grafische Designeingabe und hochrangige Point-and-Click-Verbindungen."
A / D-Wandlerstufe: Das Front-End akzeptiert drei analoge HF- oder ZF-Eingänge an SSMC-Anschlüssen an der Vorderseite mit Transformatorkopplung in drei Texas Instruments ADS5485 200 MHz, 16-Bit-A / D-Wandler. Die digitalen Ausgänge werden in den Kintex UltraScale FPGA zur Signalverarbeitung, Datenerfassung und Weiterleitung an andere Modulressourcen geliefert.
Digitaler Upconverter und D / A-Stufe: Ein TI DAC5688 DUC (digitaler Upconverter) und D / A akzeptiert einen realen oder komplexen Basisband-Datenstrom vom FPGA und stellt diesen Eingang für die Upconvert-, Interpolations- und Dual-D / A-Stufen zur Verfügung.
Taktung und Synchronisation: Zwei interne Timing-Busse bieten den A / D- und D / A-Signalpfaden entweder einen einzelnen Takt oder zwei verschiedene Taktraten.
Leistungs-IP-Kerne
A / D-Akquisition IP-Module: Das Modell 71821 verfügt über drei A / D-Akquisitions-IP-Module zum einfachen Erfassen und Verschieben von Daten. Jedes IP-Modul kann Daten von einem der drei A / D oder einem Testsignalgenerator empfangen. Leistungsstarke Linked-List-DMA-Engines verschieben die A / D-Daten über die PCIe-Schnittstelle in einem einzigartigen Acquisition Gate Driven-Modus. In diesem Modus muss die Länge einer Übertragung, die durch eine Verbindungsdefinition durchgeführt wird, vor der Datenerfassung nicht bekannt sein; es wird vielmehr durch die Länge des Übernahmefensters bestimmt. Dies ist äußerst nützlich in Anwendungen, in denen ein externes Gate die Erfassung antreibt und die genaue Länge dieses Gatters nicht bekannt ist oder sich wahrscheinlich ändert. Innerhalb jedes A / D-Akquisitions-IP-Moduls befindet sich ein leistungsfähiger DDC-IP-Core. Aufgrund der flexiblen Eingangsführung der A / D-Akquisitions-IP-Module können viele verschiedene Konfigurationen erreicht werden, einschließlich eines A / D, der beide DDCs antreibt, oder jeder der zwei A / D, die seine eigene DDC ansteuern.
D / A-Wellenform-Wiedergabe-IP-Modul: Die werkseitig installierten Funktionen des Modells 71821 umfassen ein hochentwickeltes D / A-Wellenform-Wiedergabe-IP-Modul. Ein Linked-List-Controller ermöglicht es Benutzern, auf einfache Weise Wellenformen zu generieren, die entweder im integrierten Speicher oder im Host-Speicher für beide D / As gespeichert sind. Parameter wie Länge der Wellenform, Verzögerung durch Wiedergabetrigger, Wellenformwiederholung usw. können für jede Wellenform programmiert werden. Bis zu 64 einzelne Link-Einträge können miteinander verkettet werden, um komplexe Wellenformen mit einem Minimum an Programmierung zu erstellen.
Die Jade-Architektur
Die Pentek Jade-Architektur basiert auf dem Xilinx Kintex UltraScale FPGA, der die DSP-Leistung (Digital Signal Processing) um über 50% steigert und gleichzeitig die Kosten, die Verlustleistung und das Gewicht deutlich senkt. Als zentrales Merkmal der Jade-Architektur hat das FPGA Zugriff auf alle Daten- und Steuerpfade und ermöglicht werkseitig installierte Funktionen wie Datenmultiplexing, Kanalauswahl, Datenpaketierung, Gating, Triggerung und Speichersteuerung. Eine 5-GB-Bank von DDR4-SDRAM ist für benutzerdefinierte Anwendungen verfügbar. Der Speicher für die Gen.3 x8 PCIe-Verbindung kann Datenübertragungen von 6, 4 GB / s unterstützen. Acht zusätzliche Gigabit-Serial-Lanes und LVDS-Allzweck-I / O-Leitungen sind für kundenspezifische Lösungen verfügbar.
Navigator Design Suite für optimierte IP-Entwicklung
Die Navigator ™ Design Suite von Pentek wurde von Grund auf für die Arbeit mit der Jade-Architektur von Pentek und der Vivado Design Suite® von Xilinx entwickelt und bietet eine einzigartige Plug-and-Play-Lösung für die komplexe Erstellung und Kompatibilität von IP- und Steuerungssoftware. Der grafische Design-Eintrag für Xilinx- und Pentek AXI4-konforme IP-Module mit dem Xilinx IP Integrator beschleunigt die Entwicklungsaufgaben enorm. Die Navigator Design Suite besteht aus zwei Komponenten: dem Navigator FDK (FPGA-Design-Kit) zur Integration benutzerdefinierter IP-Adressen in Pentek-basierte Designs und dem Navigator BSP (Board Support Package) zur Erstellung von Host-Anwendungen. Benutzer können effizient auf der API-Ebene für die Softwareentwicklung arbeiten und mit einer intuitiven grafischen Benutzeroberfläche für IP-Design. Der Navigator BSP ist für Windows- und Linux-Betriebssysteme verfügbar.
Vorkonfiguriertes SPARK-System für sofortigen Einsatz bereit
Mit einem Pentek 8266 SPARK® PC-, 8264 SPARK 6U VPX- oder 8267 SPARK 3U VPX-Entwicklungssystem kann sofort mit der Arbeit begonnen werden. Ein SPARK-System spart Ingenieuren Zeit und Kosten, die mit dem Aufbau und Testen eines Entwicklungssystems verbunden sind, und gewährleistet eine optimale Leistung der Pentek-Boards. SPARK Entwicklungssysteme sind sofort einsatzbereit mit installierter Software und Hardware. In vielen Anwendungen kann das SPARK-Entwicklungssystem zur endgültigen Anwendungsplattform werden.
Formfaktoren
Das XMC-Modul des Modells 71821 wurde für den Betrieb mit einer breiten Palette von Carrier-Boards in PCIe, 3U und 6U VPX, AMC und 3U- und 6U-CompactPCI-Formfaktoren mit Versionen für kommerzielle und raue Umgebungen entwickelt.
Preise und Verfügbarkeit
Das Modell 71821 XMC-Modul mit 5 GB DDR4 SDRAM wurde für luftgekühlte, konduktionsgekühlte und robuste Betriebsumgebungen entwickelt und beginnt bei 10.995 USD. Zusätzliche FPGA-Optionen sind verfügbar. Lieferung ist 8 bis 10 Wochen ARO.
Die Navigator Design Suite besteht aus zwei Paketen. Der Navigator BSP beträgt 2.500 USD und der Navigator FDK 3.500 USD.