Lehrbuch

Steigung (integrierend) ADC

Stammfunktion bilden, lineare Substitution, Wurzelausdruck erst umschreiben | Mathe by Daniel Jung (Januar 2019).

Anonim

Steigung (integrierend) ADC

Kapitel 13 - Digital-Analog-Umwandlung


Bis jetzt konnten wir der schiere Menge an Komponenten im Flash-Konverter nur entkommen, indem wir einen DAC als Teil unserer ADC-Schaltung verwendeten. Dies ist jedoch nicht unsere einzige Option. Es ist möglich, einen DAC zu vermeiden, wenn wir eine analoge Ramping-Schaltung und einen digitalen Zähler mit präzisem Timing einsetzen.

Das ist die Grundidee hinter dem sogenannten Single-Slope oder integrierenden ADC. Anstatt einen DAC mit einem rampenförmigen Ausgang zu verwenden, verwenden wir eine Operationsverstärkerschaltung, die als Integrator bezeichnet wird, um eine Sägezahnwellenform zu erzeugen, die dann durch einen Komparator mit dem analogen Eingang verglichen wird. Die Zeit, die benötigt wird, damit die Sägezahnwellenform den Eingangssignalspannungspegel überschreitet, wird mittels eines digitalen Zählers gemessen, der mit einer Rechteckwelle mit präziser Frequenz getaktet ist (üblicherweise von einem Quarzoszillator). Das Prinzipschaltbild ist hier gezeigt:

Das IGFET-Kondensator-Entladungs-Transistor-Schema, das hier gezeigt ist, ist ein wenig vereinfacht. In der Realität würde höchstwahrscheinlich eine mit dem Taktsignal zeitlich gesteuerte Zwischenspeicherschaltung mit dem IGFET-Gate verbunden werden müssen, um eine vollständige Entladung des Kondensators sicherzustellen, wenn der Ausgang des Komparators hoch wird. Die Grundidee ist jedoch in diesem Diagramm ersichtlich. Wenn der Komparatorausgang niedrig ist (Eingangsspannung größer als der Integratorausgang), kann der Integrator den Kondensator auf lineare Weise aufladen. Währenddessen zählt der Zähler mit einer Geschwindigkeit hoch, die durch die Präzisionstaktfrequenz festgelegt ist. Die Zeit, die der Kondensator benötigt, um auf den gleichen Spannungspegel wie der Eingang aufzuladen, hängt von dem Eingangssignalpegel und der Kombination -Vref, R und C ab. Wenn der Kondensator diesen Spannungspegel erreicht, geht der Komparatorausgang hoch Laden des Ausgangs des Zählers in das Schieberegister für eine endgültige Ausgabe. Der IGFET wird durch den hohen Ausgang des Komparators angeschaltet, wodurch der Kondensator wieder auf Null Volt entladen wird. Wenn die Integratorausgangsspannung auf Null fällt, schaltet der Komparatorausgang zurück in einen niedrigen Zustand, wobei der Zähler gelöscht wird und der Integrator in die Lage versetzt wird, die Spannung wieder hochzufahren.

Diese ADC-Schaltung verhält sich sehr ähnlich wie die digitale Rampe ADC, mit der Ausnahme, dass die Komparatorreferenzspannung eine glatte Sägezahnwellenform ist und nicht eine "Treppenstufe":

Der Single-Slope-ADC leidet unter allen Nachteilen des digitalen Rampen-ADC, mit dem zusätzlichen Nachteil der Kalibrierungsdrift . Die genaue Übereinstimmung des Ausgangs dieses ADC mit seinem Eingang hängt von der Spannungssteigung des Integrators ab, die an die Zählrate des Zählers (die Taktfrequenz) angepaßt ist. Mit dem digitalen Rampen-ADC hatte die Taktfrequenz keinen Einfluss auf die Konvertierungsgenauigkeit, sondern nur auf die Aktualisierungszeit. Da in dieser Schaltung die Integrationsrate und die Zählrate unabhängig voneinander sind, ist eine Variation zwischen den beiden unvermeidbar, wenn sie altert, und führt zu einem Genauigkeitsverlust. Die einzige gute Sache, über diese Schaltung zu sagen ist, dass es die Verwendung eines DAC vermeidet, was die Komplexität der Schaltung reduziert.

Eine Antwort auf dieses Kalibrierungsdrift-Dilemma findet sich in einer Entwurfsvariante, die als Dual-Slope- Wandler bezeichnet wird. In dem Dual-Slope-Wandler wird eine Integratorschaltung in abwechselnden Zyklen positiv und negativ angesteuert, um am Ende jedes Zyklus herunter und dann wieder hochzufahren, anstatt auf 0 Volt zurückgesetzt zu werden. In einer Richtung des Rampens wird der Integrator durch das positive analoge Eingangssignal (das eine negative, variable Rate der Ausgangsspannungsänderung oder Ausgangssteigung erzeugt) für eine feste Zeitdauer betrieben, wie sie durch einen Zähler mit einem Präzisionsfrequenztakt gemessen wird. Dann in der anderen Richtung mit einer festen Referenzspannung (die eine feste Rate der Ausgangsspannungsänderung erzeugt) mit der Zeit, die durch denselben Zähler gemessen wird. Der Zähler hört auf zu zählen, wenn der Ausgang des Integrators die gleiche Spannung erreicht, wie sie war, als er den festen Zeitabschnitt des Zyklus gestartet hat. Die Zeit, die der Kondensator des Integrators benötigt, um sich wieder auf seine ursprüngliche Ausgangsspannung zu entladen, wird gemessen an der Größe des Zählers zum digitalen Ausgangssignal der ADC-Schaltung.

Das Dual-Slope-Verfahren kann analog in Bezug auf eine Drehfeder, wie sie in einem mechanischen Uhrwerk verwendet wird, betrachtet werden. Stellen Sie sich vor, wir bauen einen Mechanismus, um die Rotationsgeschwindigkeit einer Welle zu messen. Daher ist die Wellendrehzahl unser "Eingangssignal", das von diesem Gerät gemessen werden soll. Der Messzyklus beginnt mit der Feder in einem entspannten Zustand. Die Feder wird dann durch die rotierende Welle (Eingangssignal) für eine festgelegte Zeitdauer gedreht oder "aufgewickelt". Dies bringt die Feder in eine gewisse Spannung, die proportional zur Wellendrehzahl ist: eine größere Wellendrehzahl entspricht einer höheren Wickelgeschwindigkeit. und eine größere Menge an Federspannung, die sich über diesen Zeitraum angesammelt hat. Danach wird die Feder von der Welle abgekoppelt und kann sich mit einer festen Geschwindigkeit abwickeln, die Zeit, um sich in einen entspannten Zustand, der durch eine Zeitgebervorrichtung gemessen wird, abzuwickeln. Die Zeit, die die Feder braucht, um bei dieser festen Rate abzuwickeln, ist direkt proportional zu der Geschwindigkeit, mit der sie gewickelt wurde (Eingangssignalstärke) während des Abschnitts mit fester Zeit des Zyklus.

Diese Technik der Analog-Digital-Umwandlung vermeidet das Kalibrierungsdriftproblem des ADC mit einer einzigen Steigung, da sowohl der Integrationskoeffizient (oder "Verstärkungsfaktor") des Integrators als auch die Geschwindigkeitsrate des Zählers während des gesamten "Wickelns" und "Abwickelns" wirksam sind "Zyklus Portionen. Wenn die Taktrate des Zählers plötzlich ansteigen würde, würde dies die feste Zeitspanne verkürzen, in der der Integrator "aufläuft" (was zu einer geringeren vom Integrator akkumulierten Spannung führt), aber es würde auch bedeuten, dass er während der Periode schneller zählt Zeit, zu der sich der Integrator mit einer festen Rate "abwickeln" durfte. Das Verhältnis, in dem der Zähler schneller zählt, ist das gleiche Verhältnis wie die akkumulierte Spannung des Integrators vor der Änderung der Taktgeschwindigkeit verringert wird. Somit würde sich der Taktgeschwindigkeitsfehler aufheben und die digitale Ausgabe wäre genau das, was sie sein sollte.

Ein anderer wichtiger Vorteil dieses Verfahrens besteht darin, dass das Eingangssignal gemittelt wird, während es den Integrator während des Abschnitts mit fester Zeit des Zyklus ansteuert. Jegliche Änderungen des Analogsignals während dieser Zeitspanne wirken sich kumulativ auf den digitalen Ausgang am Ende dieses Zyklus aus. Andere ADC-Strategien "erfassen" den analogen Signalpegel nur zu einem einzigen Zeitpunkt in jedem Zyklus. Wenn das Analogsignal "verrauscht" ist (enthält signifikante Pegel von Störspannungsspitzen / -senken), kann eine der anderen ADC-Wandlertechnologien gelegentlich eine Spitze oder einen Abfall umwandeln, da sie das Signal wiederholt zu einem einzigen Zeitpunkt erfasst. Ein Dual-Slope-ADC hingegen kombiniert alle Spikes und Dips innerhalb der Integrationsperiode zusammen, wodurch eine Ausgabe mit größerer Rauschunempfindlichkeit bereitgestellt wird. Dual-Slope-ADCs werden in Anwendungen verwendet, die eine hohe Genauigkeit erfordern.