SR-zu-D- und SR-zu-T Flip-Flop-Konvertierungen

VERSUCHE NICHT ZU LACHEN #18 UNMÖGLICHE VERSION 2018!!! (November 2018).

Anonim

SR-zu-D- und SR-zu-T Flip-Flop-Konvertierungen


Dieser Artikel wird Ihnen zeigen, wie Sie Flip-Flop-Konvertierungen für SR-zu-JK-Flipflops überprüfen können. Es führt Sie auch durch die Konvertierungs- und Verifizierungsprozesse für SR-to-D- und SR-to-T-Flip-Flops.

Vorherige Artikel in dieser Serie

  • Umwandlung von Flip-Flops - Teil I

In Teil I dieses Artikels haben wir das detaillierte Verfahren zur Umwandlung eines SR-Flipflops in ein JK-Flipflop besprochen. Hier diskutieren wir die Methode, mit der der Konvertierungsprozess für das gleiche Beispiel überprüft werden kann. Wir werden auch kurz die Umwandlungs- und Verifizierungstechniken für die Umwandlung von (i) einem SR-Flipflop in D-Typ und (ii) einem SR-Flipflop in T-Typ erläutern.

Ein kurzer Rückblick

Im ersten Teil dieses Artikels haben wir die Schritte besprochen, die ausgeführt werden müssen, um ein SR-Flipflop im Detail in ein JK-Flipflop umzuwandeln. Der Prozess der Umwandlung hat gezeigt, dass wir, um das Ziel zu erreichen, zwei Dinge tun müssen:

  1. Treiben Sie den Eingang S durch den Ausgang eines AND-Gatters mit zwei Eingängen an, dessen Eingänge J und Q n sind
  2. Treiben Sie den Eingang R durch den Ausgang eines AND-Gatters mit zwei Eingängen, dessen Eingänge K und Qn sind

Als Ergebnis ist das in Teil I entworfene digitale System wie in 1 gezeigt:

Abbildung 1: AnSR Flip-Flop konvertiert zu einem JK Flip-Flop

Wir haben jedoch unser Design nicht überprüft, um sicherzustellen, dass das, was wir erhalten haben, das ist, was wir brauchten. Obwohl dies eine zusätzliche Arbeit zu sein scheint, lohnt es sich, dies zu tun, um zu bestätigen, dass das von uns entworfene System wie erwartet funktioniert.

Überprüfung

Wie bei den meisten digitalen Systemen kann dieses Design verifiziert werden, indem es mit zufälligen Eingaben angeregt wird und geprüft wird, ob das Ergebnis das gleiche wie das unserer Vorhersage ist. Dieser Prozess führt, wenn er systematisch durchgeführt wird, zu der "Wahrheitstabelle der Verifikations" -Technik.

Anatomie einer Verifikationstabelle

Zum Beispiel kann das in Fig. 1 gezeigte System durch Schreiben seiner Wahrheitstabelle verifiziert werden, wie in Fig. 2 gezeigt, die als die Verifikationstabelle einer SR-zu-JK-Flip-Flop-Umwandlung bezeichnet werden kann.

Abbildung 2: Vergleich zwischen einer SR-zu-JK-Verifikationstabelle und der Wahrheitstabelle des JK-Flip-Flops. Klicken um zu vergrößern.

Hier geben die ersten zwei Spalten, die als "Eingänge" bezeichnet sind, die Eingangspins an, die vom Benutzer angesteuert werden sollen (beachte, dass dies nur die Eingänge des gewünschten Flipflops sind).

Der nächste Satz von vier Spalten wird als "Zwischeneingänge" bezeichnet. Unter diesen repräsentiert die erste Spalte (Q) den gegenwärtigen Zustand des Flipflops. Die nächste Spalte (Q̅) repräsentiert ihre Negation. Die folgenden zwei Spalten (S = JQ & sub0; und R = KQ) zeigen die Bitmuster an, die die Eingänge des (gegebenen) SR-Flipflops steuern.

Schließlich haben wir zwei weitere Spalten, die als "Ausgänge" (Q und Q) bezeichnet werden, die das Ausgangs-Bit und seine Negation für die bereitgestellten Eingänge zeigen.

Ausfüllen einer Überprüfungstabelle

Betrachten wir zuerst den Fall, in dem der Benutzer sowohl die J- als auch die K-Eingänge herunterzieht, dh J = K = 0.

Wenn der gegenwärtige Zustand des Flipflops Q 0 ist (was bedeutet, daß sein invertiertes Bit Q & sub0; 1 ist), dann werden die Eingangspins S und R durch 0 (wie S = JQ & sub0;) und 0 getrieben (als R = KQ). Bei dieser Kombination bleibt das Ausgangs-Bit des SR-Flip-Flops unverändert und somit erhält man das Ausgangsbit als 0 und sein invertiertes Bit als 1, wie durch die Ausgangsspalten in der ersten Reihe von SR-nach-JK angezeigt Verifizierungstabelle (in 2 gezeigt).

Auf der anderen Seite hätten wir das Ausgangsbit als 1 und seine Inversion als 0 für den gleichen Fall erhalten, vorausgesetzt, der gegenwärtige Zustand Q des Flipflops wäre 1. Dies wird durch die zweite Reihe des SR angezeigt -to-JK Überprüfungstabelle.

Ebenso können alle anderen Ausgabeeinträge in der Tabelle gefüllt werden.

Sobald dies erledigt ist, zeigt eine genaue Beobachtung des gleichen die folgenden zwei Punkte:

  1. Die Spalten der Tabelle, die sich von der dritten bis zur letzten erstrecken, liefern nichts als die Wahrheitstabelle des SR-Flipflops, wobei (i) die S- und R-Spalten ihre Eingaben darstellen, (ii) die Q-Spalte unter den "Zwischeneingaben" "Abschnitt stellt seine Spalte des aktuellen Zustands dar und (iii) die Spalte Q unter dem Abschnitt" Ausgaben "stellt die Spalte des nächsten Zustands dar (die Spalten, die innerhalb des blauen Gehäuses in Abbildung 2 dargestellt sind).
  2. Die ersten drei Spalten der Verifizierungstabelle bilden zusammen mit ihrer vorletzten Spalte die Wahrheitstabelle des JK-Flip-Flops (wie durch die Zeiger in den Fig. 2, lila, rot, grün bzw. schwarz angedeutet). Dies zeigt an, dass sich das entworfene System für eine beliebige Kombination von Eingangszuständen und aktuellem Zustand identisch zu einem JK-Flipflop verhält. Somit können wir folgern, dass unser Ziel, das gegebene SR-Flip-Flop in das gewünschte JK-Flip-Flop umzuwandeln, in einem vollständigen Sinn erfolgreich war.

Ein ähnlicher Umwandlungsprozess (dargestellt in Teil I) und eine Verifizierungsmethodik können für jede Kombination von Flip-Flop-Typen angewendet werden. Wir werden dies in den folgenden zwei Beispielen demonstrieren, in denen ein gegebenes SR-Flipflop in D- und T-Typen umgewandelt wird.

Konvertierung eines SR-to-D Flip-Flops

Der Prozeß wird durch Erhalten der SR-zu-D-Umwandlungstabelle - einer Tabelle, die die in der Erregungstabelle des SR-Flipflops vorhandene Information in die Wahrheitstabelle des D-Flipflops einleitet - eingeleitet. Dies ist in Abbildung 3 gezeigt:

Abbildung 3: Die Aufschlüsselung einer SR-zu-D-Konvertierungstabelle. Klicken um zu vergrößern.

Als nächstes müssen wir die logischen Ausdrücke für die S- und R-Eingangspins in Bezug auf D und das Ist-Zustand-Literal, Qn, erhalten . Wir können dies mit einer Vereinfachungstechnik wie der von K-Maps tun. Sie können hier mehr über diese Technik erfahren.

In diesem Fall liefert die Technik eine K-Map wie in Abbildung 4 gezeigt:

Abbildung 4: K-Map-Vereinfachung für die Umsetzung eines SR-zu-D-Flip-Flops

Aus Fig. 4 können wir schließen, daß das gegebene SR-Flip-Flop funktionell äquivalent zu einem D-Flip-Flop gemacht werden kann, indem seine Eingänge S und R jeweils durch D und D & sub0; Somit kann das erforderliche digitale System unter Verwendung eines einzelnen NOT-Gatters entworfen werden, wie in 5 gezeigt:

Abbildung 5: Ein SR-Flipflop als D-Flipflop

Nachdem wir das System entwickelt haben, besteht unser nächster Schritt darin, seine Funktionalität zu verifizieren, indem wir eine SR-zu-D-Verifizierungstabelle verwenden, wie in Abbildung 6 gezeigt:

Abbildung 6: Vergleich zwischen einer SR-zu-D-Verifikationstabelle und der Wahrheitstabelle des D-Flip-Flops. Klicken um zu vergrößern.

Aus der in Fig. 6 gezeigten Verifikationstabelle ist ersichtlich, dass die Einträge in ihrer ersten, zweiten und sechsten Spalte (in Beige schattiert) identisch mit den Einträgen sind, die in der Wahrheitstabelle des D-Flip-Flops gefunden wurden. Dies zeigt an, dass das mit dem gegebenen SR-Flip-Flop entworfene System sich genau wie ein D-Flip-Flop verhält.

Konvertierung eines SR-to-T Flip-Flops

Um das gegebene SR-Flipflop in den T-Typ zu konvertieren, müssen wir zuerst die SR-zu-T-Umwandlungstabelle schreiben, die in 7 gezeigt ist:

Abbildung 7: Eine SR-zu-T-Konvertierungstabelle. Klicken um zu vergrößern.

Jetzt müssen wir die Eingaben S und R als T und das Ist-Zustand-Literal Q n ausdrücken . Dies kann durch Vereinfachung ihrer logischen Ausdrücke mit der K-map-Technik erreicht werden (Abbildung 8).

Abbildung 8: K-Map-Vereinfachung für S- und R-Eingänge in T und Q n

Aus Fig. 8 ist ersichtlich, daß das SR-Flipflop mit zwei Aktionen als T-Flipflop funktionieren kann:

  1. Verbinden Sie den S-Eingang mit dem Ausgang eines AND-Gatters mit zwei Eingängen, das durch den vom Benutzer bereitgestellten Eingang T und der Negation des aktuellen Zustandes des Flip-Flops Qn angesteuert wird
  2. Verbinden Sie den Eingang R mit dem Ausgang eines AND-Gatters mit zwei Eingängen, das von dem benutzerdefinierten Eingang T und dem aktuellen Zustand des Flipflops Qn angesteuert wird

Somit wäre das resultierende digitale System wie in 9 gezeigt:

Abbildung 9: Ein SR-Flipflop als T-Flipflop

Nun werden wir unsere Umwandlungstechnik überprüfen, indem wir die SR-zu-T Verifikationstabelle schreiben, die in Abbildung 10 gezeigt wird:

Abbildung 10: Der Vergleich zwischen einer SR-zu-T-Verifikationstabelle und der Wahrheitstabelle eines T-Flip-Flops. Klicken um zu vergrößern.

Hier ist zu sehen, dass die Einträge in der ersten, zweiten und sechsten Spalte der SR-zu-T-Verifizierungstabelle (in Beige schattiert) genau mit den Einträgen in der Wahrheitstabelle des T-Flip-Flops übereinstimmen. Daraus kann man schließen, dass das entworfene System das gegebene SR-Flipflop in ein T-Flipflop umwandelt. Dies zeigt einen erfolgreichen Konvertierungsprozess an.

Ein Überblick

In diesem Artikel haben wir den Prozess der Überprüfung der Flip-Flop-Konvertierungstechnik für die SR-zu-JK-Flip-Flop-Konvertierung, die in Teil I erklärt wurde, erläutert.

Ferner wurden dieselben Umwandlungs- und Verifizierungstechniken auf zwei weitere Beispiele angewendet, bei denen das gegebene SR-Flip-Flop in ein D-Flip-Flop und ein T-Flip-Flop umgewandelt wurde.

In Teil III dieser Reihe werden wir die Umwandlung eines JK-Flip-Flops zu anderen Flip-Flop-Typen vorstellen und auch die Konvertierungen überprüfen.

Nächster Artikel in der Reihe: Flip-Flops umbauen, Teil III - JK Flip-Flops